삼성전자, 차세대 HBM 판 바꾼다…AI 가속기 위에 메모리 적층

[더파워 한승호 기자] 삼성전자가 인공지능 가속기 옆에 배치하던 고대역폭메모리를 칩 위에 직접 쌓는 차세대 3차원 메모리 구조를 공개했다. 기존 HBM5보다 최대 8배 높은 성능과 3배 향상된 전력 효율을 목표로 AI 메모리 경쟁의 다음 단계에 들어간다.

삼성전자는 지난 4일부터 미국 캘리포니아주 산타클라라에서 열리고 있는 ‘FMS 2026’에서 차세대 메모리 아키텍처 ‘zHBM’과 ‘zNAND-O’의 목업을 업계 최초로 공개했다고 5일 밝혔다.

목업은 실제 제품의 형태와 구조를 미리 확인할 수 있도록 제작한 모형이다. 삼성전자는 이번 전시에서 아직 개발 단계인 차세대 메모리의 적용 방식과 기술 방향을 제시했다.

zHBM은 AI 가속기 옆에 HBM을 배치하던 기존 구조와 달리 가속기 상단에 메모리를 수직으로 적층하는 방식이다.

가속기와 메모리 사이의 거리를 줄여 데이터 이동에 걸리는 시간과 전력 소모를 낮추고, 대규모 AI 모델의 학습과 추론에 필요한 데이터 처리량을 늘리는 구조다.

삼성전자에 따르면 zHBM 기반 차세대 인터페이스 시스템은 HBM5와 비교해 최대 8배 높은 성능을 제공한다.

전력 대비 성능은 최대 3배 향상되고 열 저항은 절반 이하로 낮출 수 있다는 설명이다. 고용량 메모리를 여러 단 쌓을 때 발생하는 발열과 전력 문제를 동시에 줄이겠다는 구상이다.

zHBM은 고객사의 AI 가속기 구조에 맞춰 기능을 추가할 수 있도록 설계된다. 메모리와 가속기 사이의 인터레이어에 맞춤형 설계 블록을 넣어 메모리 용량을 늘리거나 가속기 성능을 보완할 수 있다.

삼성전자는 고객사와 AI 프로세서와 메모리 구조를 공동으로 최적화해 zHBM의 실제 성능을 끌어올릴 계획이다.



낸드플래시에서도 수직 적층 범위를 넓혔다.

삼성전자가 개발 중인 zNAND-O는 V낸드 기술에 실리콘관통전극을 결합해 낸드 칩 4개 또는 8개를 수직으로 패키징하는 제품이다.

제품명의 ‘O’는 온디바이스 인공지능에 최적화했다는 의미다. 제한된 기기 내부 공간에 많은 데이터를 저장하면서도 빠른 데이터 로딩과 응답 속도를 제공하도록 설계됐다.

400단 이상을 쌓은 10세대 V낸드 ‘V10 BV-NAND’도 업계 최초로 공개했다.

V10 BV-NAND는 메모리 셀과 주변 회로를 별도로 제작한 뒤 수직으로 접합하는 웨이퍼 본딩 기술을 적용했다. 낸드 셀을 세 부분으로 나눠 만든 뒤 연결하는 3스택 구조로 400단 이상의 적층을 구현했다.

메모리 집적도는 이전 세대인 V9보다 약 58% 향상됐다. 같은 면적에 더 많은 데이터를 저장할 수 있으며 읽기·쓰기 성능과 입출력 속도도 높였다는 설명이다.

삼성전자는 이번 전시에서 HBM4E와 HBM5, LPDDR5X-PIM, 기업용 솔리드스테이트드라이브 PM1763과 BM1773 등 약 30개 제품도 선보였다.

HBM5 목업에는 열을 효과적으로 외부로 전달하는 ‘히트 패스 블록’ 기술을 적용했다. 발열을 낮추면서 대역폭과 메모리 용량을 높이기 위한 설계다.

LPDDR5X-PIM은 메모리 내부에서 일부 연산을 직접 수행해 프로세서와 메모리 사이의 데이터 이동을 줄이는 제품이다. AI 연산 과정의 속도와 전력 효율을 높이는 데 초점을 맞췄다.

삼성전자는 메모리와 시스템반도체 설계, 파운드리, 첨단 패키징을 함께 제공할 수 있다는 점을 앞세워 AI 반도체 고객을 공략할 계획이다. 고객사의 제품 설계 단계부터 생산과 패키징까지 통합해 개발 기간을 단축하고, AI 가속기와 메모리의 성능을 함께 최적화한다는 전략이다.

삼성전자는 “차세대 3차원 메모리 기술과 메모리·파운드리·패키징을 결합한 통합 솔루션을 통해 AI 인프라에 필요한 성능과 전력 효율을 높여 나갈 것”이라고 밝혔다.

한승호 더파워 기자 hansh1975@thepowernews.co.kr